### [Mentor Xpedition VX.2.13实测 新手布线三步避坑指南](https://2632.net/courses/2100003772.html)

**Published:** 2026-05-01T11:03:55

**Author:** 智行者IC社区

**Excerpt:** 实测Mentor Xpedition VX.2.1中，本人经受过铺铜后孤岛报错怎么都消除不了这般状况，也遭遇过差分对等长怎么都对不精准的麻烦事。新手依照步骤一步步去开展操作

实测Mentor Xpedition VX.2.1中，本人经受过铺铜后孤岛报错怎么都消除不了这般状况，也遭遇过[差分对等长](/doc/3705.html "差分对等长")怎么都对不精准的麻烦事。新手依照步骤一步步去开展操作，便能轻易躲开这类常见问题，别再因那些基础报错纠缠许久。

## 第一步 设置Class和Rule

打开 Setup 选项，进入 Constraints 里面的 Class，用鼠标右键操作新建一个名为“DDR\_Data”的 Class，将所有数据线都拖动进去。接着切换至 Clearance 页面，在线到线的间距处直接填写 3.5mil，在线到过孔的间距处填写 4mil。这一个3.5mil，乃是FR4板材在1OZ铜厚情形下的稳妥下限，一旦低于3mil，工厂良率便会出现暴跌的状况。

【新手需防】 常常出现的报错呈现为“Constraints violation”一片红，缘由在于你未曾于Rules之中将新创建的Class关联至具体的net，系统仍在运用默认的6mil规则。办法是这样的，转身回到 Rules Assignment，从中找见你的 Class，将 Clearance Rule 从“默认设置的 Default 值类别”变更为你才自定义命名的 Rule 名称。

## 第二步 差分对与等长绕线

拉扯一对USB差分线，把控住Ctrl键，多项选中两根net，右击鼠标，选择Create，进而选择Differential Pair。以手动方式拖动那绕线波形，随时去查看右下角那儿的Phase Tolerance，一直跑到0.5mil以内才算是合格的。

新手要避开陷阱，绕线之后，Phase这个数值会乱跳且不正确，原因在于没有设置Matched Length Group。首先切换到 Setup 大于 Constraints 当中的 Matched Length，将这一对差分线添加进去，Tolerance 填写为 1mil。然后在进行绕线的时候，软件会自动依据长度上限行进，不然就算手动绕到天亮，也无法绕准。

## 撞墙报错一站式解决

当高频报错“Copper pour has orphaned area”如泉涌般大量出现的时候，不要慌张。关键参数，前往 Setup 里面的 Planes 中的 Thermal Settings，将 Minimum spoke width 从默认的 5mil更换为 8mil，如此这般能够防止细连条在生产过程中因腐蚀而断裂。对两种方案进行对比，如下：其一，是直接将整块铺铜删除后重新绘制（此适合小区域），其二，是点击Edit > Place > Plane Shape > Orphan Removal，以自动修剪孤岛（此适合大板）。建议对于大板采用方案二，因为这样做既节省时间，又不会丢失散热连接。要去将流程解决，首先要去跑DRC从而定位出所有孤岛坐标，接着要去切到对应的层，然后要用Slice Plane Area工具把孤岛切掉，进而重新进行灌铜，之后还要再去跑DRC一直到零报错。

新手需避开陷阱，此报错的根源常常在于铺铜边界当中存在碎线，或者via没有连接到net。在跑DRC之前一定要按Ctrl+D进行刷新显示，有时是显示缓存未更新，而实际上孤岛已经被修掉了。

## 收尾落地小提醒

有一种方法，它对于常规的二至六层板，以及信号速率低于三吉比特每秒的设计而言，无疑是称得上稳定的，然而，倘若你正在着手进行二十八吉比特每秒以上的高速串行链路或者埋盲孔堆叠方面的操作时候注意。上述提及的规则数值以及绕线手法定千万不要原封不动地照搬过去，如果这样做了的话就会出现阻抗失控的状况。在这种情况出现的时候就建议你改用HyperLynx去进行完整的信号完整性/电源完整性仿真，依据仿真所得到的结果反过来去推导线宽以及间距。你所在实际用到的板子曾经遇到过哪一种奇怪的报错呢？把它在评论区发出来，我来帮你看一看。

**Categories:** 技术文档

---